PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-223571

(43) Date of publication of application: 17.08.2001

(51)Int.CI.

H03K 17/04 H02M 1/08

H03K 17/16

(21)Application number: 2000-033721

(71)Applicant: FUJI ELECTRIC CO LTD


(22)Date of filing: 10.02.2000 (72)Inventor: KOYABE KAZUNORI

KAWAKAMI HIROYUKI

(54) GATE DRIVING DEVICE FOR VOLTAGE DRIVING-TYPE SEMICONDUCTOR **ELEMENT**

(57)Abstract:

PROBLEM TO BE SOLVED: To inexpensively provide a driving circuit where the voltage driving- type element of a main circuit can be driven with low loss and low noise and driving ability can arbitrarily be changed. SOLUTION: In a gate driving device, on-voltage is applied 6 to the gate of a voltage driving-type semiconductor element (IGBT1) based on the no-command of a driving signal via a first switching means for on (M1 and M2) and the voltage of a gate is pulled out via a second switching means for off (M3 and M4) based on an off-command, plural output stage units (output stages 1 to 3 and 1a to 3a) constituted of the first switching means for on and the second switching means for off exist. The input side terminal (A to E) of the plural output stage units are connected in parallel. Output side terminals (output signals) are independently installed. The output side



terminals are arbitrarily connected to one voltage driving-type semiconductor element (IGBT1). Thus, driving ability can arbitrarily be changed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

類似技術

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001-223571

(P2001-223571A) (43)公開日 平成13年8月17日(2001.8.17)

(51) Int. Cl. 7	識別記号	FI	テーマコード (参考)
H03K 17/04		H03K 17/04	Z 5H740
H02M 1/08		HO2M 1/08	A 5J055
H03K 17/16		H03K 17/16	• F .

		審査請求	未請求	請求項の数 6	OL	(全6頁)	
(21)出願番号	特願2000-33721(P2000-33721)	(71)出願人	000005234				
(22)出願日	平成12年2月10日(2000.2.10)		富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号				
(GE) ELEMAN	, , , , , , , , , , , , , , , , , , , ,	(72)発明者	(72) 発明者 小谷部 和徳				
			神奈川県川崎市川崎区田辺新田1番1号				
			富士電機	株式 会社内			
		(72)発明者	川上 浩	之			
	٠.		神奈川県川崎市川崎区田辺新田1番1号				
			富士電機	株式 会社内			
		(74)代理人	10008833	39			
			弁理士	篠部 正治			
,							
				•	_=	1.0を占りを生し	


最終頁に続く

(54) 【発明の名称】電圧駆動型半導体素子のゲート駆動装置

(57)【要約】

【課題】主回路の電圧駆動型素子を低損失で低ノイズな 駆動が可能でしかも駆動能力が任意に変えられる駆動回 路を安価に提供する。

【解決手段】駆動信号のオン指令に基づいて電圧駆動型半導体素子(IGBT1)のゲートへオン用電圧をオン用の第1スイッチング手段(M1, M2)を介して印加し、オフ指令に基づいてオフ用の第2スイッチング手段(M3, M4)を介してゲートの電圧を引き抜くゲート駆動装置において、前記オン用の第1スイッチング手段とオフ用の第2スイッチング手段からなる出力段ユニットが複数(出力段1~3、1a~3a)あり、該複数の出力段ユニットの入力側端子(A~E)が並列に接続され、出力側端子(出力信号)が独立して設けられ1つの電圧駆動型半導体素子(IGBT1)に対して該出力側端子が任意に接続されるようにすることで、駆動能力が任意に変えられる。



1

【特許請求の範囲】

【請求項1】駆動信号のオン指令に基づいて電圧駆動型 半導体素子のゲートへオン用電圧をオン用の第1スイッ チング手段を介して印加し、オフ指令に基づいてオフ用 の第2スイッチング手段を介してゲートの電圧を引き抜 くゲート駆動装置において、前記オン用の第1スイッチ ング手段とオフ用の第2スイッチング手段からなる出力 段ユニットが複数あり、該複数の出力段ユニットの入力 側端子が並列に接続され、出力側端子が独立して設けら れ1つの電圧駆動型半導体素子に対して該出力側端子が 任意に接続されることを特徴とする電圧駆動型半導体素 子のゲート駆動装置。

【請求項2】オン用の第1スイッチング手段がPチャネルMOSFETとNチャネルMOSFETとの並列接続回路であり、オフ用の第2スイッチング手段がPチャネルMOSFETとの並列接続回路である請求項1記載の電圧駆動型半導体素子のゲート駆動装置。

【請求項3】PチャネルMOSFETはオン抵抗が高く、NチャネルMOSFETはオン抵抗が低い請求項2 記載の電圧駆動型半導体素子のゲート駆動装置。

【請求項4】ゲート駆動装置がICである請求項2記載の電圧駆動型半導体素子のゲート駆動装置。

【請求項5】オフ用の第2スイッチング手段のNチャネルMOSFETよりも低いオン抵抗のNチャネルMOSFETを前記ゲートと基準電位との間に設けた請求項2記載の電圧駆動型半導体素子のゲート駆動装置。

【請求項6】複数の出力段ユニットの出力端子の出力値 が異なる請求項1記載の電圧駆動型半導体素子のゲート 駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、モータ制御、エアコン等のインバータあるいはNC制御などに使用される電力変換装置を構成するIGBT, MOSFET等の電圧駆動型半導体素子のゲート駆動装置に関する。

[0002]

【従来の技術】半導体素子を用いた電力変換装置においては、近年、種々の法的規制から該電力変換装置を構成する前記電圧駆動型半導体素子のスイッチング動作に伴 40って発生するノイズを低減させることが求められている。図4はこの種の電力変換装置の従来例を示す回路構成図である。図4において、1はこの電力変換装置の電圧駆動型半導体素子としてのIGBT、2はモータ等の誘導性負荷を示し、主回路電源VMからIGBT1のオン・オフに基づいて誘導性負荷2に電力が供給される。実際のインバータ回路では、このIGBT1が2個直列接続された直列回路を3個並列接続にし、かつ各直列回路の中点を出力としてモータ等の誘導性負荷に接続される。このIGBT1をオン・オフさせる駆動回路には、50

駆動回路電源VDDと基準電位点(IGBT1のエミッ タ電位あるいは接地電位)との間に直列接続されるPチ ャネルのMOSFET11及びNチャネルのMOSFE T12と、駆動信号に基づいてMOSFET11, 12 を制御する反転素子21a~21eからなる制御回路と を備えている。3はゲート抵抗である。PチャネルのM OSFET11側とNチャネルのMOSFET12側と の反転素子の段数が異なるのは同時にMOSFET1 1,12がオン状態となり短絡するのを防ぐための時間 的なずれを持たせたためである。この回路では、MOS FET11, 12を低オン抵抗の素子を選定して用い、 IGBT1の駆動能力を高く設定し、ゲート抵抗3の値 を調整して前記駆動能力より低く使用できるようにして いる。かかる回路において、回路構成は簡単であるが、 IGBT1のスイッチング動作を早くすると、ターンオ ン・ターンオフ時のIGBT1のコレクタ電流Ic及び コレクターエミッタ電圧VCEの変化が急峻となり、コ レクタ電流 I cに振動現象が生じノイズが発生すること となる。なお、本発明は電圧駆動型半導体素子のゲート 駆動装置に特徴を有するものであるので、以後主スイッ チング素子であるIGBT1を1つだけ記載して説明を 行っている。前記図4におけるノイズの低減手段として 図5の回路を提供した。図5は異なる従来例を示す回路 構成図であり、類似した回路を出願し公開(特開平9― 47015号、特開平10-32976号、特開平11 -97994号)した。図5において、M1はオン抵抗 が低いPチャネルMOSFETであり、M2はオン抵抗 が高いNチャネルMOSFETであり、M3はオン抵抗 が低いNチャネルMOSFETであり、M4はオン抵抗 が高いPチャネルMOSFETであり、M5はM3より 更にオン抵抗の低いNチャネルMOSFETである。そ して、MOSFETM1、M2が並列接続され、MOS FETM3, M4, M5が並列接続され、更にこれらの 並列接続されたMOSFETM1,M2の一端とMOSFET M3, M4, M5の一端とが直列に接続される。MOS FETM1, M2の他端は駆動回路電源VDDに接続さ れ、MOSFETM 3, M 4, M 5 の他端は基準電位点 (IG BT1のエミッタ電位あるいは接地電位) に接続され る。この直列接続された中点がIGBT1のゲートに接 続される。各MOSFETM1~M5のゲートはプリド ライバを介して駆動信号により個々に制御される。コレ クタ電流 I Cが50Aの I GBT 1を駆動する場合に各 MOSFETのオン抵抗は、MOSFETM3が17 Ω 、M4が220 Ω 、M5が2 Ω 、M1, M2が両者オ ンした状態で34Ωに設定される。

[0003]

【発明が解決しようとする課題】前記図5の駆動回路では、駆動信号に応じてプリドライバから出力される信号により、各MOSFETのオンするタイミング(詳細は後述する)を変化させて過渡的にオン抵抗を変化させて

駆動能力を変え(駆動能力高いと低損失と低スイッチン グロス、駆動能力が低いと低ノイズ) 低損失と低ノイズ を達成している。しかしながら、この駆動回路では、各 MOSFETのオン抵抗によって駆動対象であるIGB T1に対する駆動能力が決められるので、IGBT1の 機種毎にあわせて各MOSFETのオン抵抗を設定せね ばならなかった。また、この図5の駆動回路において、 図4の如くゲート抵抗3を用いて駆動能力を変更しよう とした場合に、MOSFETM1とM2の各オン抵抗が 例えば 100Ω と $1K\Omega$ というようにかなり異なるた 10 め、ゲート抵抗3が入ることで、オン抵抗の比がくるっ てしまうので単純にゲート抵抗3を付けることはできな い。図6は図5の駆動能力を変えるための回路構成図で ある。図6において、図5と異なる点はMOSFETM 1~M5の一端を連結せずにそれぞれ引き出し、異なる 抵抗値のゲート抵抗3a~3eを介してIGBT1に接 続した点である。この回路構成ではゲート抵抗の値を個 々に設定することにより駆動能力を任意に設定できる。 しかし、通常この駆動回路はICとして形成されるが、 個々のゲート抵抗に接続するためにICのピン数が増え 20′図2に示す動作波形図を参照しつつ、以下に説明する。 ることとゲート抵抗も端子分必要となりコストアップと なる。

【0004】本発明の目的は、主回路の電圧駆動型素子 を低損失で低ノイズな駆動が可能な駆動回路を安価に提 供することである。

[0005]

【課題を解決するための手段】上記の目的を達成するた めに、本発明は、駆動信号のオン指令に基づいて電圧駆 動型半導体素子(IGBT1)のゲートへオン用電圧を オン用の第1スイッチング手段(M1, M2)を介して 30 印加し、オフ指令に基づいてオフ用の第2スイッチング 手段(M3, M4)を介してゲートの電圧を引き抜くゲ ート駆動装置において、前記オン用の第1スイッチング 手段とオフ用の第2スイッチング手段からなる出力段ユ ニットが複数(出力段1~3、1a~3a)あり、該複 数の出力段ユニットの入力側端子(A~E)が並列に接 続され、出力側端子(出力信号)が独立して設けられ1 つの電圧駆動型半導体素子(IGBT1)に対して該出 力側端子が任意に接続されることが有効である。また、 オン用の第1スイッチング手段がPチャネルMOSFE T(M1)とNチャネルMOSFET(M2)との並列 接続回路であり、オフ用の第2スイッチング手段がPチ ャネルMOSFET (M4) とNチャネルMOSFET (M3) との並列接続回路であることが有効である。 P チャネルMOSFET (M1、M4) はオン抵抗が高 く、NチャネルMOSFET (M2、M3) はオン抵抗 が低くする。また、ゲート駆動装置がICであり、オフ 用の第2スイッチング手段のNチャネルMOSFETよ りも低いオン抵抗のNチャネルMOSFET (M5)を 前記IGBT1のゲートと基準電位との間に設けること 50

が有効である。複数の出力段ユニットの出力端子の出力 値は異なっている。

【0006】本発明によれば、出力段ユニットの出力端 子が引き出されたICの端子を任意に接続することによ り、低損失、低ノイズを損なうことなくICによる駆動 能力が簡単に変えることができる。

[0007]

【発明の実施の形態】図1は、本発明の第1の実施例を 示す電力変換装置の回路構成図であり (a) は駆動回路 図であり(b)は(a)の出力段1の部分拡大図であ り、図5に示した従来例回路と同一機能を有するものに は同一符号を付している。 すなわち図1において、出力 段1~3からなるユニットがIC内において並列に接続 されている。これら出力段1~3の回路構成は (b) に 示すようになっており、図5のMOSFETM1~M5 と同じ回路構成となっている。但し、出力段1~3での 各MOSFETM1~M5のオン抵抗は異なるものを採 用しており、出力段1~3の出力信号が異なる駆動能力 となっている。まず、図1 (b) の部分拡大図の動作を なお、図2の動作波形を具現するためのMOSFETM 1~M5の選定条件は、図5におけるオン抵抗の選定条 件と同じとしている。まず、プリドライバを介して駆動 信号(図2(f)参照)が図示の如くオフからオン(T 1時点)に変化して IGBT 1にオン指令が発せられる と、M1の端子Aの信号はハイからロー(図2(a)参 照) へ変わり、M2の端子Bの信号はローからハイ (図 2 (b) 参照) に変わりM1, M2はオフ状態からオン 状態となる。このオン状態の時にM3~M5はオフ状態 とされる(図2 (c)~(e)参照)。その結果 I G B T1は駆動回路電源VGGからM1、M2を介してのゲ ート電圧<u>でオン状態となり、IGBT1のゲート電圧V</u> Gは急速に立ち上がり、IGBT1の閾値VG1を越え て平坦期間 (IGBT1のミラー容量充電期間) に入り つつ、IGBT1がターンオン動作を開始する。このミ ラー容量充電期間は、M2をT2時点でオフさせること でT1~T2時点の間のゲート容量充電にM1, M2が 寄与してこの時間の短縮が図られる。その後、IGBT 1のゲート電圧 (図2 (g) 参照) が VG1に近づくに つれてM2のゲート・ソース電圧はM2の閾値に近づき オフするため、IGBT1のゲート電圧がVG1以上の 領域ではM1のみがオン状態になり、その結果、図示の 如くIGBT1のゲート電圧VGのdV/dtが小さく なり、IGBT1のコレクタ電流Ic(図示せず)及び コレクタ・エミッタ電圧VCE (図2 (h) 参照) の変 化が緩やかになる。次に、駆動信号がオンからオフに変 化(T3時点)してIGBT1にオフ指令が発せられる と、M3~M5はオフ状態からオン状態となる。このオ ン状態の時にM1, M2はオフ状態とされる。その結 果、IGBT1のゲート電圧VGEは急速に立ち下が

6

り、平坦期間 (IGBT1のミラー容量放電期間) を若 干残しつつ、 I G B T 1 がターンオフ動作を開始する。 このミラー容量放電期間は、M5をT4時点でオフさせ ることにより短縮することができ、一旦M3、M4のみ がオン状態となり、その結果、図示の如くIGBT1の ゲート電圧VGのdV/dtが小さくなり、IGBT1 のコレクタ電流Ic及びコレクタ・エミッタ電圧VCE の変化が緩やかになる。なお、T5時点でゲート電圧が VG2(約5V)まで下降すると再びM5をオンさせて M3~M5をオン状態としてゲート電圧VGの下降を速 10 め、 IGBT1のターンオフ時間を短縮してオフ保持さ せる。再び図1にもどり、出力段1~3は、各MOSF ETのオン抵抗を変えるだけでよいので、IC内で容易 に実現が可能である。この出力段1~3の出力信号を出 力すべく出力端子はこの例では3つとなり、ICのピン 数が2つ増えるが、例えば、この出力端子をコレクタ電 流Icが25A、50A、75AとすればIGBT1へ の接続ピンを組み合わせることで7種類の駆動能力を実 現できる。そして、出力段ユニットを4個とすれば15 種類の駆動能力が実現できる。これらにおいて、外付け 20 のゲート抵抗を図6のように個々に設ける必要がないの で部品数を増やすこともない。図3は異なる実施例であ り、(a)は駆動回路図であり、(b)は(a)の出力 段1aの部分拡大図である。図3において図1と異なる 点は、出力段1~3のそれぞれに設けられていたMOS FETM5を取出して独立してM5を設けた点である。 このM5はシンカーと呼ばれ、駆動対象であるIGBT 1をオフに保持するためのオン抵抗が低抵抗のトランジ スタである。この場合、IGBT1のゲートが低抵抗で

基準電位(接地)に落ちていればよいので、駆動対象毎に駆動能力を変えなくてもよい。従って、各出力段のM5を統合して1つの出力端子としている。この出力端子はゲートの電圧を検出するための端子としてもよい。以上のように本発明では、各MOSFETのオン抵抗を変える手段にて説明したが、各MOSFETに拡散抵抗あるいはポリシリコンの抵抗を直列に介挿して抵抗値を設定してもよい。

[0008]

【発明の効果】本発明によれば、主回路の電圧駆動型素子を低損失で低ノイズな駆動が可能でしかも駆動能力が任意に変えられる駆動回路を安価に提供することができる。


【図面の簡単な説明】


- 【図1】本発明の実施例を示す回路構成図であり、
- (a) は駆動回路図、(b) は (a) の部分拡大図
- 【図2】図1の動作を説明する波形図
- 【図3】本発明の他の実施例を示す回路構成図であり、
- (a) は駆動回路図、(b) は (a) の部分拡大図
- 【図4】従来例を示す回路構成図
- 【図5】他の従来例を示す回路構成図
- 【図6】参考例を示す回路構成図


【符号の説明】

- 1 IGBT
- 2 誘導性負荷
- 11, 12, $M1 \sim M5$ MOSFET
- 21a~21e 反転素子
- 3、3a~3e ゲート抵抗


【図2】











フロントページの続き

F ターム(参考) 5H740 BA11 BA12 BB10 HH05 KK01 5J055 AX08 AX12 AX25 AX44 AX65 BX16 BX18 CX07 CX13 CX20 DX09 DX13 DX14 DX22 DX55 DX56 DX73 DX83 GX01 GX02 GX04